XA6SLX25-2CSG324Q (stocketik saltzen da jatorrizko ontziarekin)

produktuaren propietateak:

Deskribapen orokorra:

Xilinx Automotive (XA) Spartan®-6 FPGA familiak sistema integratzeko ahalmen nagusiak eskaintzen ditu kostu total baxuenarekin automobilgintzako bolumen handiko aplikazioetarako.Hamar kideko familiak 3.840 eta 101.261 zelula logiko bitarteko dentsitate hedatuak eta konektibitate azkarragoa eta integralagoa eskaintzen ditu.45 nm-ko potentzia baxuko kobrezko prozesu teknologia heldu batean eraikia, kostuaren, potentziaren eta errendimenduaren oreka optimoa eskaintzen duena, XA Spartan-6 familiak erregistro bikoitzeko 6 sarrerako bilaketa-taula berri, eraginkorragoa eta (LUT) eskaintzen du. ) logika eta sistema-mailako blokeen aukeraketa aberatsa.Besteak beste, 18 Kb (2 x 9 Kb) bloke RAMak, bigarren belaunaldiko DSP48A1 xerrak, SDRAM memoria kontrolagailuak, modu mistoko erlojuaren kudeaketa bloke hobetuak, SelectIO™ teknologia, potentzia optimizatutako abiadura handiko serie-transceptor blokeak, PCI Express® bateragarriak diren Endpoint blokeak. , sistema-mailako potentzia kudeatzeko modu aurreratuak, automatikoki detektatzeko konfigurazio-aukerak eta IP segurtasun hobetua AES eta Device DNA babesarekin.Ezaugarri hauek kostu baxuko alternatiba programagarria eskaintzen dute ASIC produktu pertsonalizatuei aurrekaririk gabeko erabiltzeko erraztasunarekin.XA Spartan-6 FPGA-ek irtenbide onena eskaintzen dute bolumen handiko diseinu logiko malgu eta eskalagarrietarako, banda zabalera handiko DSP prozesatzeko diseinu paraleloetarako eta kostu-sentikorrak diren aplikazioetarako, interfaze estandar anitzak behar direnean.XA Spartan-6 FPGA-ak Silizio programagarriaren oinarria dira Targeted Design Plataformen, eta software eta hardware osagai integratuak eskaintzen dituzte diseinatzaileek berrikuntzan zentratu ahal izateko garapen-zikloa hasi bezain laster.XA Spartan-6 FPGA Ezaugarrien laburpena • XA Spartan-6 Familia: • XA Spartan-6 LX FPGA: Logika optimizatua • XA Spartan-6 LXT FPGA: Abiadura handiko serie-konektibitatea • Automobilaren tenperaturak: • I-maila: Tj = – 40°C-tik +100°C-ra • Q-maila: Tj = –40°C-tik +125°C • Automobilgintzako Arauak: • Xilinx-ek ISO-TS16949 betetzen du • AEC-Q100 kalifikazioa • Produkzio Pieza Onartzeko Prozesuaren (PPAP) dokumentazioa • Beyond AEC-Q100 kualifikazioa eskuragarri dago eskaeraren arabera • Kostu baxurako diseinatua • Hainbat bloke integratu eraginkorra • I/O estandarren aukeraketa optimizatua • Mailakako pads • Bolumen handiko plastikozko hari loturiko paketeak • Potentzia estatiko eta dinamiko baxua • 45 nm-ko prozesua optimizatua kostua eta potentzia baxua lortzeko • Hibernatu itzali modua zero potentzia lortzeko • Eten moduak egoera eta konfigurazioa mantentzen ditu pin anitzeko esnamenduarekin, kontrol hobekuntzarekin • Errendimendu handiko 1,2 V-ko nukleo-tentsioa (LX eta LXT FPGAak, -2 eta -3 abiadura-mailak) • Tentsio anitzeko eta estandar anitzeko SelectIO interfaze-bankuak • Gehienez 1.080 Mb/s datu-transferentzia-tasa bakoitzekoI/O diferentziala • Irteera-unitate hautagarria, pin bakoitzeko 24 mA arte • 3,3V-tik 1,2VI/O estandarrak eta protokoloak • Kostu baxuko HSTL eta SSTL memoria-interfazeak • Hot swap betetzea • I/O-ren abiadura erregulagarriak seinalearen osotasuna hobetzeko • Abiadura handiko GTP serie-transzesoreak LXT FPGAetan • Gehienez 3,2 Gb/s • Abiadura handiko interfazeak barne: Serial ATA eta PCI Express • DSP48A1 xerra eraginkorrak • Errendimendu handiko aritmetika eta seinaleen prozesamendua • 18 x 18 biderkatzaile azkarra eta 48 -bit metagailua • Pipelining eta kaskadarako gaitasuna • Iragazki aplikazioei laguntzeko aurre-gehitzailea • Memoria-kontrolagailuen bloke integratuak • DDR, DDR2, DDR3 eta LPDDR euskarria • Datu-tasa 800 Mb/s-ra arte • Atari anitzeko autobus egitura FIFO independentearekin. Diseinuaren denbora-arazoak murriztea • Baliabide logiko ugariak logika-ahalmen handiagoarekin • Desplazamendu-erregistroa aukeran edo banatutako RAM euskarria • 6 sarrerako LUT eraginkorrak errendimendua hobetzen dute eta potentzia gutxitzen dute • LUT flip-flop bikoitzarekin kanalizazio zentroko aplikazioetarako • Blokeatu RAM wGranularitate zabala du • Bloke RAM azkarra byte idazketa gaituarekin • 9 Kb bloke RAM independente gisa programatu daitezkeen 18 Kb blokeak • Erlojuaren kudeaketa-lauza (CMT) errendimendu hoberako • Zarata baxua, erloju malgua • Erloju digitalaren kudeatzaileak (DCMak) erlojuaren okerra eta betebehar-zikloaren distortsioa ezabatzen dute • Phase-Locked Loops (PLLs) jitter baxuko erlojurako • Frekuentzia-sintesia aldibereko biderketa, zatiketa eta fase-aldaketarekin • Okertze baxuko hamasei erloju-sare global • Konfigurazio sinplifikatua, baxua onartzen du. kostu estandarrak • 2 pineko detektatzeko konfigurazio automatikoa • Hirugarrenen SPI zabala (x4 arte) eta NOR flash euskarria • MultiBoot laguntza urrutiko eguneratzeko bit-korronte anitzekin, watchdog babesa erabiliz • Segurtasun hobetua diseinuaren babeserako • Gailuaren DNA identifikatzaile bakarra. diseinuaren autentifikazioa • AES bit-stream enkriptatzea XA6SLX75, XA6SLX75T eta XA6SLX100 gailuetan • PCI Express diseinuetarako (LXT) Endpoint bloke integratua • Kostu baxuko PCI® teknologia su33 MHz, 32 eta 64 biteko zehaztapenekin bateragarria den portua.• Kapsulatutako prozesamendu azkarragoa, kostu baxuko MicroBlaze™ 32 biteko prozesadore bigunarekin • Sektoreko IP eta erreferentziazko diseinuak • Automobilgintzarako berariazko hirugarrenen ekosistema sendoa IP, garapen-plakekin eta diseinu-zerbitzuekin.